AMD微代码升级：锐龙9000核心间延迟骤降58％
快科技9月18日报道称，AMD CCD+IOD Chiplest设计已经使用了好几代，据说已经很完美了。然而，在最新的Ryzen 9000系列上，核心之间的延迟突然增加，高达200纳秒左右。
幸运的是，最新的AGESA 1.2.0.1版微代码终于解决了这个问题。
上周，华硕率先为其600系列主板推送1.2.0.2版本微码。
部分硬件爱好者使用Ryzen 9 9950X、ROG CROSSHAIR X670E GENE、CapframeX进行测试展示，对比1.2.0.1旧版微代码，锐龙9000系列的核心间延迟从180纳秒降低到了75纳秒，幅度高达58。
1.2.0.1
1.2.0.2
当然，不同的处理器和主板会有细微的差别。也有的测试显示从200纳秒降到了95纳秒，幅度仍有52.5。
有网友发现，一些基准测试性能成绩也比较好，比如CineBench R23多核跑分提高了400-600分不等。当然，幅度并不大，只有1%左右。
不过，也有人指出，Ryzen 9000的核心间延迟实际上并不是真正的问题。只是之前显示不准，现在恢复正常了。
